@article { author = {Meraji, V. and Soleimany, H.}, title = {Introducing a new timing attack on the ARM processor and its practical implementation on the Raspberrypi3 board}, journal = {Electronic and Cyber Defense}, volume = {8}, number = {1}, pages = {125-132}, year = {2020}, publisher = {Imam Hussein University}, issn = {2322-4347}, eissn = {2980-8979}, doi = {}, abstract = {An important category of the side-channel attacks takes advantage of the fact that cache leads to temporal changes in the execution of encryption algorithms and thus information leakage. Although side-channel attacks based on high cache memory are among the most widely used side-channel attacks, they have been less studied than other side-channel attacks. Accordingly, extensive research has been conducted by the cryptographic community in the area of ​​side-channel attacks based on cache memory.The focus of research has mainly been on the security of encryption algorithms implemented by Intel and Pentium processors, which due to the different cache structure of different processors, cannot be extended to other commonly used processors such as ARM. In response to this challenge, new research is focusing on cache-based side-channel attacks on various mobile processors and other applications including ARM processors. The different cache structure and lack of support for some of the commands needed to execute cache attacks have made it difficult to execute these attacks on ARM processors. In this paper, we first investigate the cache-timing attack using a collision event on one of the ARM processors. In this attack, the attacker only needs to measure the timing of the encryption, and unlike the access-driven attacks, the attacker does not need access to the victim's cache. We also implemented the attack using an industrial automation board called Raspberrypi3, which runs the router operating system, the results of which show the accuracy of the attack.}, keywords = {AES,cortex-A53 processor,collision attack,exclusive architecture,clflush instruction,replacement policy}, title_fa = {ارایه‌ یک حمله‌ زمانی جدید بر روی پردازنده‌ ARM و پیاده‌سازی عملی آن بر روی برد Raspberrypi3}, abstract_fa = {دسته مهمی از حملات کانال جانبی از این حقیقت استفاده می­کنند که حافظه نهان منجر به تغییرات زمانی در اجرای الگوریتم­های رمزنگاری و در نتیجه نشت اطلاعات می­شود. علی­رغم آن­که حملات کانال جانبی مبتنی‌بر  وجود حافظه نهان به علت کارایی زیاد، از مهمترین و پرکاربردین حملات کانال جانبی محسوب می­شوند، نسبت به سایر حملات کانال جانبی کمتر مورد مطالعه قرار گرفته­اند. بر همین اساس تحقیقات گسترده­ای توسط جامعه رمزنگاری در حوزه حملات کانال جانبی مبتنی‌بر وجود حافظه نهان صورت گرفته است. تمرکز تحقیقات صورت گرفته عمدتا بررسی امنیت اجرای الگوریتم­های رمزنگاری توسط پردازنده‌های اینتل و پنتیوم بوده است که با توجه به ساختار متفاوت حافظه نهان در پردازنده­های مختلف، قابل تعمیم به پرازنده­های پرکاربرد دیگر، نظیر ARM نیست. در پاسخ به این چالش، تحقیقات جدید به اعمال حملات کانال جانبی مبتنی‌بر حافظه نهان بر روی پردازنده‌های انواع تلفن­های همراه و برد‌های کاربردی دیگر از جمله پردازنده‌های ARM، معطوف شده ‌است. متفاوت بودن ساختار حافظه‌ نهان و عدم پشتیبانی از بعضی دستورات مورد ‌نیاز جهت اجرای حمله‌های مبتنی‌بر حافظه‌ نهان، اجرای این دسته از حملات را بر روی پردازنده‌های ARM دشوار کرده ‌است. در این مقاله ما برای اولین بار به بررسی اعمال حمله‌ کانال‌جانبی زمانی مبتنی‌بر حافظه‌ نهان با استفاده از رویداد تصادم بر روی یکی از پردازنده‌های ARM می­پردازیم. حمله‌ ارایه‌شده در این مقاله، از نوع حملات کاربردی time-driven است که در آن مهاجم تنها باید زمان اجرای عملیات رمزنگاری را اندازه­گیری کند و برخلاف حملات access-driven، مهاجم نیازی به دسترسی به حافظه نهان قربانی را ندارد. همچنین حمله ارائه­شده را با استفاده از یک برد پراستفاده در صنعت با نام Raspberrypi3 که مجری سامانه‌‌عامل رزبین است، پیاده­سازی کردیم که نتایج نشان­دهنده صحت حمله ارائه ­شده است.}, keywords_fa = {الگوریتم رمز‌نگاری AES,پردازنده‌ cortex-A53,حمله‌ تصادم,معماری Exclusive,دستور clflush,سیاست جایگزینی}, url = {https://ecdj.ihu.ac.ir/article_204748.html}, eprint = {https://ecdj.ihu.ac.ir/article_204748_de13590837a624b8b4c606e97c341a18.pdf} }